登入
選擇您的語言
/
...
/
設計
/
課程
/

VLSI 課程

VLSI 課程
4 至 360 小時彈性時數
在你所在國家有效的證書

我會學到什麼？

這門簡短實用的 VLSI 課程，引導您從 RTL 行為描述的算術單元，到閘級與電晶體級實現。學習撰寫清晰偽碼與 Verilog 風格 RTL，避免常見算術陷阱，建構高效加法器。探索綜合、時序分析、功耗降低、驗證，以及從 RTL 到佈局的全流程，獲得設計可靠優化數位硬體的技能。

Elevify 優勢

培養技能

  • RTL 加法器設計：撰寫乾淨、可參數化 Verilog 風格算術單元。
  • 閘級加法器設計：建構、優化與驗證 1 位元與 4 位元加法器區塊。
  • CMOS 邏輯實現：將加法器對映至 NAND/NOR，調整電晶體尺寸，降低功耗。
  • 時序分析與約束：套用 SDC，讀取時序報告，修復關鍵加法器路徑。
  • 完整 VLSI 流程洞察：從 RTL 到佈局，涵蓋 DFT、CTS、佈線與簽收。

建議摘要

開始前，你可以調整章節與課程時數。選擇想從哪個章節開始。可新增或移除章節。也可增加或減少課程時數。
時數：4 至 360 小時

我們的學員怎麼說

我剛被晉升為監獄系統的情報顧問，Elevify 的課程對我能被選中起了關鍵作用。
Emerson刑警
這門課對於滿足我上司和公司對我的期望非常重要。
Silvia護理師
很棒的課程，內容非常有價值。
Wilton消防員

常見問題

什麼是 Elevify？它是如何運作的？

課程有證書嗎？

課程是免費的嗎？

課程的學習時數是怎麼計算的？

課程內容是什麼樣的？

課程是如何運作的？

課程的時長是多少？

課程的費用是多少？

什麼是 EAD 或線上課程？它是如何運作的？

PDF 課程