تسجيل الدخول
اختر لغتك

دورة تصميم VLSI

دورة تصميم VLSI
من 4 إلى 360 ساعة عبء دراسي مرن
شهادة معتمدة في بلدك

ماذا سأتعلم؟

توفر دورة تصميم VLSI مهارات عملية لتحديد وتنفيذ وحدة حسابية ومنطقية بترميز تشغيلي نظيف، وعلامات قوية، وواجهات واضحة في Verilog/SystemVerilog. تعلم التمويه لأوضاع 8/16 بت، أنماط RTL صديقة للتوليف، تحسينات التوقيت والطاقة، والتوثيق المنظم. كما تبني بنى اختبار ذاتية التحقق باختبارات موجهة وحالات حدودية وعشوائية لنتائج جاهزة للتنفيذ بثقة.

مزايا Elevify

طور مهاراتك

  • تصميم RTL للوحدة الحسابية والمنطقية: تنفيذ وحدات حسابية 8/16 بت بترميز نظيف وعلامات.
  • أنماط Verilog/SystemVerilog: كتابة RTL تجميعي وتسلسلي جاهز للتوليف.
  • التحقق ذاتي التحقق: بناء بنى اختبار عشوائية وموجهة وحالات حدودية للوحدة الحسابية.
  • التوقيت والقيود: تطبيق قيود الساعة والإدخال/الإخراج ومسارات لتوليف موثوق.
  • تحسين المساحة والطاقة: استخدام تقنيات RTL لتصاميم وحدة حسابية مدمجة ومنخفضة الطاقة.

الملخص المقترح

قبل البدء، يمكنك تغيير الفصول والعبء الدراسي. اختر الفصل الذي تريد البدء به. أضف أو احذف الفصول. زد أو قلل من عبء الدورة.
العبء الدراسي: بين 4 و360 ساعة

ماذا يقول طلابنا

تمت ترقيتي مؤخرًا إلى مستشار استخبارات في نظام السجون، وكان لدورة Elevify دور حاسم في اختياري.
إيمرسونمحقق شرطة
كانت الدورة ضرورية لتلبية توقعات مديري والشركة التي أعمل بها.
سيلفياممرضة
دورة رائعة. الكثير من المعلومات القيمة.
ويلتونرجل إطفاء مدني

الأسئلة الشائعة

من هي Elevify؟ كيف تعمل؟

هل الدورات تحتوي على شهادات؟

هل الدورات مجانية؟

ما هو عبء الدورة؟

كيف هي الدورات؟

كيف تعمل الدورات؟

ما هي مدة الدورات؟

ما هو سعر أو تكلفة الدورات؟

ما هو التعليم عن بعد أو الدورة عبر الإنترنت وكيف تعمل؟

دورة PDF