سبق 1ADC ਪਾਵਰ ਅਪਟੀਮਾਈਜ਼ੇਸ਼ਨ ਤਕਨੀਕਾਂ: ਐਸਿੰਕ੍ਰੋਨਸ ਲੌਜਿਕ, ਕਲੌਕ ਗੇਟਿੰਗ, ਕੈਪੈਸੀਟਰ ਸਵਿੱਚਿੰਗ ਸਕੀਮਾਂ (ਉਦਾ. VCM, ਸਪਲਿਟ-ਐਰੇ), ਅਤੇ ਚਾਰਜ ਰੀਡਿਸਟ੍ਰੀਬਿਊਸ਼ਨ ਤਰੀਕੇਇਹ ਭਾਗ ਪਰਫਾਰਮੈਂਸ ਦੀ ਭੇਟ ਨਾ ਚੁੱਕ ਕੇ ADC ਪਾਵਰ ਘਟਾਉਣ ਉੱਤੇ ਧਿਆਨ ਕੇਂਦ੍ਰਿਤ ਕਰਦਾ ਹੈ। ਵਿਦਿਆਰਥੀ ਐਸਿੰਕ੍ਰੋਨਸ ਲੌਜਿਕ, ਕਲੌਕ ਗੇਟਿੰਗ, ਅਡਵਾਂਸਡ ਕੈਪੈਸੀਟਰ ਸਵਿੱਚਿੰਗ ਅਤੇ ਚਾਰਜ ਰੀਡਿਸਟ੍ਰੀਬਿਊਸ਼ਨ ਦੀ ਖੋਜ ਕਰਦੇ ਹਨ, ਅਤੇ ਵੱਖ-ਵੱਖ ਡਿਜ਼ਾਈਨ ਵਿਕਲਪਾਂ ਲਈ ਐਨਰਜੀ ਪ੍ਰਤੀ ਕਨਵਰਜ਼ਨ ਅਨੁਮਾਨ ਲਗਾਉਣਾ ਸਿੱਖਦੇ ਹਨ।
Energy per conversion and FoM estimationAsynchronous operation and event-driven samplingClock gating and power domain partitioningLow-energy capacitor switching schemesCharge redistribution and common-mode schemesسبق 2ADC ਚੁਣਨਾ: ਆਰਕੀਟੈਕਚਰ ਨੂੰ ਰੈਜ਼ੋਲੂਸ਼ਨ, ਸੈਂਪਲਿੰਗ ਰੇਟ, ਪਾਵਰ ਅਤੇ ਖੇਤਰ ਹੱਦਾਂ ਨਾਲ ਮੈਚ ਕਰਨਾ ਜਾਇਜ਼ ਕਰਨ ਵਾਲੇ ਮਾਪਦੰਡਾਂ ਨਾਲਇਹ ਭਾਗ ADC ਆਰਕੀਟੈਕਚਰ ਚੁਣਨ ਲਈ ਢਾਂਚਾਗਤ ਫਲੋ ਪੇਸ਼ ਕਰਦਾ ਹੈ। ਵਿਦਿਆਰਥੀ SAR, ਸਿਗਮਾ-ਡੈਲਟਾ, ਪਾਈਪਲਾਈਨ ਅਤੇ ਫਲੈਸ਼ ਵਿਕਲਪਾਂ ਨੂੰ ਰੈਜ਼ੋਲੂਸ਼ਨ, ਸਪੀਡ, ਪਾਵਰ, ਖੇਤਰ ਅਤੇ ਟੈਕਨਾਲੋਜੀ ਹੱਦਾਂ ਨਾਲ ਤੁਲਨਾ ਕਰਦੇ ਹਨ, ਫਿਰ ਕੁਆਂਟੀਟੇਟਿਵ ਟ੍ਰੇਡਆਫਸ ਨਾਲ ਅੰਤਿਮ ਚੋਣ ਨੂੰ ਜਾਇਜ਼ ਕਰਦੇ ਹਨ।
Survey of common ADC architecture familiesMapping resolution and speed to architecture choicePower, area, and technology node tradeoffsLatency, throughput, and interface considerationsQuantitative comparison and selection checklistسبق 3ਨਾਇਜ਼, ਵਿਗਾੜ ਅਤੇ ਡਾਇਨੈਮਿਕ ਪਰਫਾਰਮੈਂਸ ਮੈਟ੍ਰਿਕਸ: SNR, THD, SNDR ਅਤੇ ਉਹ AFE ਅਤੇ ਸੈਂਸਰ ਲੋੜਾਂ ਨਾਲ ਕਿਵੇਂ ਜੁੜੇ ਹਨਇਹ ਭਾਗ ਡਾਇਨੈਮਿਕ ਪਰਫਾਰਮੈਂਸ ਮੈਟ੍ਰਿਕਸ ਅਤੇ ਉਨ੍ਹਾਂ ਦੇ ਸਿਸਟਮ ਡਿਜ਼ਾਈਨ ਉੱਤੇ ਪ੍ਰਭਾਵ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ। ਵਿਦਿਆਰਥੀ SNR, THD, SFDR ਅਤੇ SNDR ਨੂੰ ਸੈਂਸਰ ਸਪੈਕਟ੍ਰਾ, AFE ਨਾਇਜ਼ ਅਤੇ ਲੋੜੀਂਦੇ ENOB ਨਾਲ ਜੋੜਦੇ ਹਨ, ਅਤੇ FFT ਪਲੌਟਸ ਅਤੇ ਡੇਟਾ ਸ਼ੀਟ ਗ੍ਰਾਫਾਂ ਨੂੰ ਵੈਰੀਫਿਕੇਸ਼ਨ ਲਈ ਵਿਆਖਿਆ ਕਰਨਾ ਸਿੱਖਦੇ ਹਨ।
Thermal, quantization, and flicker noise sourcesDefining SNR, THD, SFDR, and SNDR preciselyRelating dynamic metrics to effective number of bitsTest setups and FFT-based performance extractionImpact of AFE and sensor spectra on ADC choiceسبق 4ਚੁਣੀ ਹੋਈ ਆਰਕੀਟੈਕਚਰ (ਉਦਾ. SAR) ਲਈ ਅੰਦਰੂਨੀ ADC ਬਲੌਕ ਬਰੇਕਡਾਊਨ: ਸੈਂਪਲ-ਐਂਡ-ਹੋਲਡ, DAC, ਕੰਪੈਰੇਟਰ, SAR ਲੌਜਿਕ, ਰੈਫਰੈਂਸ ਬਫਰ ਅਤੇ ਕੈਲੀਬ੍ਰੇਸ਼ਨਇਹ ਭਾਗ ਇੱਕ ਆਮ SAR-ਅਧਾਰਿਤ ADC ਨੂੰ ਕਾਰਜਕਾਰੀ ਬਲੌਕਾਂ ਵਿੱਚ ਵਿਭਾਜਿਤ ਕਰਦਾ ਹੈ। ਵਿਦਿਆਰਥੀ ਸੈਂਪਲ-ਐਂਡ-ਹੋਲਡ, DAC ਐਰੇ, ਕੰਪੈਰੇਟਰ, SAR ਲੌਜਿਕ, ਰੈਫਰੈਂਸ ਬਫਰ ਅਤੇ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਪਾਥਾਂ ਦਾ ਅਧਿਐਨ ਕਰਦੇ ਹਨ, ਹਰ ਬਲੌਕ ਦੀਆਂ ਨਾਨਾਈਡੀਅਲਟੀਜ਼ ਨੂੰ ਸਮੁੱਚੀ ਸਹੀਪਣ ਅਤੇ ਸਪੀਡ ਹੱਦਾਂ ਨਾਲ ਜੋੜਦੇ ਹਨ।
Sample-and-hold topology and settling behaviorCapacitive DAC array design and scalingComparator offset, noise, and metastabilitySAR control logic timing and sequencingReference buffer design and dynamic loadingOn-chip calibration paths and trim hooksسبق 5ADC ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨਿਰਧਾਰਤ ਕਰਨਾ: ਰੈਜ਼ੋਲੂਸ਼ਨ (ਬਿੱਟ), ਟੀਚਾ ENOB, ਸੈਂਪਲਿੰਗ ਰੇਟ, ਇਨਪੁਟ ਰੇਂਜ ਅਤੇ ਫੁੱਲ-ਸਕੇਲ ਵੋਲਟੇਜ, ਰੈਫਰੈਂਸ ਲੋੜਾਂ ਅਤੇ ਲੀਨੀਅਰਿਟੀ (INL/DNL)ਇਹ ਭਾਗ ਕੋਰ ADC ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਅਤੇ ਉਹ ਸਿਸਟਮ ਲੋੜਾਂ ਨਾਲ ਕਿਵੇਂ ਮੈਪ ਹੁੰਦੀਆਂ ਹਨ। ਵਿਦਿਆਰਥੀ ਰੈਜ਼ੋਲੂਸ਼ਨ, ENOB, ਸੈਂਪਲਿੰਗ ਰੇਟ, ਇਨਪੁਟ ਰੇਂਜ, ਰੈਫਰੈਂਸਾਂ ਅਤੇ ਲੀਨੀਅਰਿਟੀ ਨੂੰ ਸੈਂਸਰ ਵਿਵਹਾਰ, ਨਾਇਜ਼ ਬਜਟਾਂ ਅਤੇ ਸਮੁੱਚੇ ਸਿਗਨਲ ਚੇਨ ਡਿਜ਼ਾਈਨ ਨਾਲ ਜੋੜਦੇ ਹਨ।
Relating sensor signal levels to ADC input rangeChoosing resolution and target ENOB from noise budgetSetting sampling rate from bandwidth and NyquistDefining full-scale voltage and headroom limitsSpecifying INL, DNL, and monotonicity targetsسبق 6ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਅਤੇ ਮਿਸਮੈਚ ਮਿਟੀਗੇਸ਼ਨ: ਬੈਕਗ੍ਰਾਊਂਡ ਕੈਲੀਬ੍ਰੇਸ਼ਨ, ਕੈਪੈਸੀਟਰ ਮਿਸਮੈਚ ਰਣਨੀਤੀਆਂ, ਰੈਫਰੈਂਸ ਟ੍ਰਿਮਿੰਗ ਅਤੇ ਡਿਜੀਟਲ ਕੰਪੈਂਸੇਸ਼ਨਇਹ ਭਾਗ ਪ੍ਰੈਸੀਜ਼ਨ ADCs ਲਈ ਕੈਲੀਬ੍ਰੇਸ਼ਨ ਅਤੇ ਮਿਸਮੈਚ ਮਿਟੀਗੇਸ਼ਨ ਤਕਨੀਕਾਂ ਕਵਰ ਕਰਦਾ ਹੈ। ਵਿਦਿਆਰਥੀ ਕੈਪੈਸੀਟਰ ਮਿਸਮੈਚ, ਰੈਫਰੈਂਸ ਐਰਰਾਂ ਅਤੇ ਕੰਪੈਰੇਟਰ ਆਫਸੈੱਟ ਦਾ ਅਧਿਐਨ ਕਰਦੇ ਹਨ, ਫਿਰ PVT ਉੱਤੇ ਸਹੀਪਣ ਬਣਾਈ ਰੱਖਣ ਲਈ ਬੈਕਗ੍ਰਾਊਂਡ ਕੈਲੀਬ੍ਰੇਸ਼ਨ, ਟ੍ਰਿਮਿੰਗ ਅਤੇ ਡਿਜੀਟਲ ਸੁਧਾਰ ਲਾਗੂ ਕਰਦੇ ਹਨ।
Capacitor mismatch and its effect on INL and DNLForeground versus background calibration schemesReference trimming and gain error correctionDigital linearization and lookup-table methodsTracking PVT drift and aging in calibration loopsسبق 7ਘੱਟ-ਪਾਵਰ ਵਿਅਰੇਬਲ ਸੈਂਸਰਾਂ ਲਈ ਢੁਕਵੀਆਂ ADC ਆਰਕੀਟੈਕਚਰਾਂ ਦਾ ਓਵਰਵਿਊ: SAR, ਸਿਗਮਾ-ਡੈਲਟਾ, ਸਕਸੈਸਿਵ-ਐਪ੍ਰੌਕਸੀਮੇਸ਼ਨ ਅਤੇ ਟਾਈਮ-ਇੰਟਰਲੀਵਡ ਵਿਕਲਪਇਹ ਭਾਗ ਘੱਟ-ਪਾਵਰ ਵਿਅਰੇਬਲਸ ਲਈ ਢੁਕਵੀਂ ADC ਆਰਕੀਟੈਕਚਰਾਂ ਦੀ ਤੁਲਨਾ ਕਰਦਾ ਹੈ। ਵਿਦਿਆਰਥੀ ਬਾਇਓਸਿਗਨਲਾਂ ਅਤੇ ਮੋਸ਼ਨ ਸੈਂਸਿੰਗ ਲਈ SAR, ਸਿਗਮਾ-ਡੈਲਟਾ ਅਤੇ ਟਾਈਮ-ਇੰਟਰਲੀਵਡ ਵਿਕਲਪਾਂ ਦਾ ਮੁਲਾਂਕਣ ਕਰਦੇ ਹਨ, ਛੋਟੇ ਫੌਰਮ ਫੈਕਟਰਾਂ ਵਿੱਚ ਪਾਵਰ, ਰੈਜ਼ੋਲੂਸ਼ਨ, ਬੈਂਡਵਿਡਥ ਅਤੇ ਕਲੌਕਿੰਗ ਰਣਨੀਤੀਆਂ ਉੱਤੇ ਧਿਆਨ ਕੇਂਦ੍ਰਿਤ ਕਰਦੇ ਹੋਏ।
Signal characteristics in wearable sensor front-endsLow-power SAR ADCs for moderate bandwidthSigma-delta ADCs for high-resolution biosignalsTime-interleaved ADCs for higher data ratesClocking, duty cycling, and power domains