من 4 إلى 360 ساعة عبء دراسة مرن
شهادة معتمدة في بلدك
ماذا سأتعلم؟
توجهك هذه الدورة في تصميم رقاقات VLSI لبناء كتلة مؤقت/عداد كاملة للمتحكمات الدقيقة الحديثة، من المواصفات الوظيفية وهندسة RTL إلى التحقق والتنفيذ الفيزيائي. تعلم كتابة Verilog/VHDL المعلمية، خرائط السجلات، سلوك المقاطعات، هيكل بيئة الاختبار، قيود التوقيت، تقنيات الطاقة المنخفضة، والتوثيق المهني لتسليم السيليكون بثقة.
مزايا Elevify
طور مهاراتك
- مواصفات IP المؤقت: تحديد الأوضاع والسجلات والمقاطعات للمتحكمات الدقيقة.
- هندسة RTL: تصميم عدادات مؤقت معلمية مع واجهات نظيفة.
- إعداد التحقق: بناء بيئات اختبار ذاتية التحقق واختبارات تغطية.
- تسليم التصميم الفيزيائي: إعداد قيود التوقيت والطاقة وDFT للتصميم الفيزيائي.
- RTL جاهز للإنتاج: كتابة كتل Verilog/VHDL قابلة للتوليف وخالية من الأخطاء.
الملخص المقترح
قبل البدء، يمكنك تعديل الفصول وعبء الدراسة. اختر الفصل الذي تبدأ به. أضف أو احذف الفصول. زد أو قلل عبء الدورة.ماذا يقول طلابنا
الأسئلة الشائعة
من هي Elevify؟ كيف تعمل؟
هل الدورات تحتوي على شهادات؟
هل الدورات مجانية؟
ما هو عبء الدورة؟
كيف هي الدورات؟
كيف تعمل الدورات؟
ما هي مدة الدورات؟
ما هو سعر أو تكلفة الدورات؟
ما هو التعليم عن بعد أو الدورة عبر الإنترنت وكيف تعمل؟
دورة PDF