من 4 إلى 360 ساعة عبء دراسي مرن
شهادة معتمدة في بلدك
ماذا سأتعلم؟
توجه هذه الدورة القصيرة والعملية في VLSI من سلوك RTL لوحدات حسابية إلى التنفيذ على مستوى البوابات والترانزستورات. تعلم كتابة pseudocode واضح وRTL بأسلوب Verilog، تجنب الفخاخ الحسابية الشائعة، وبناء مجموعات فعالة. استكشف التركيب، STA، تقليل الطاقة، التحقق، والتدفق الكامل من RTL إلى التخطيط، واكتسب مهارات لإنشاء أجهزة رقمية موثوقة ومحسنة.
مزايا Elevify
طور مهاراتك
- تصميم RTL للمجموعات: كتابة وحدات حسابية نظيفة ومعلمة بأسلوب Verilog.
- تصميم المجموعات على مستوى البوابات: بناء وتحسين وتحقق كتل المجموعة لـ1 بت و4 بت.
- تنفيذ منطق CMOS: ترجمة المجموعات إلى NAND/NOR، تحجيم الترانزستورات، تقليل الطاقة.
- STA والقيود: تطبيق SDC، قراءة تقارير التوقيت، إصلاح مسارات المجموعات الحرجة.
- رؤية كاملة لتدفق VLSI: الانتقال من RTL إلى التخطيط مع DFT، CTS، التوصيل والتوقيع النهائي.
الملخص المقترح
قبل البدء، يمكنك تغيير الفصول والعبء الدراسي. اختر الفصل الذي تريد البدء به. أضف أو احذف الفصول. زد أو قلل عبء الدورة.ماذا يقول طلابنا
الأسئلة الشائعة
من هي Elevify؟ كيف تعمل؟
هل الدورات تحتوي على شهادات؟
هل الدورات مجانية؟
ما هو عبء الدورة؟
كيف هي الدورات؟
كيف تعمل الدورات؟
ما هي مدة الدورات؟
ما هو سعر أو تكلفة الدورات؟
ما هو التعليم عن بعد أو الدورة عبر الإنترنت وكيف تعمل؟
دورة PDF