من 4 إلى 360 ساعة عبء دراسة مرن
شهادة معتمدة في بلدك
ماذا سأتعلم؟
هذه الدورة القصيرة العملية في VLSI ترشدك من سلوك RTL لوحدات حسابية إلى التنفيذ على مستوى البوابات والترانزستورات. تعلم كتابة شيفرة وهمية واضحة وRTL بأسلوب Verilog، تجنب الأخطاء الحسابية الشائعة، وبناء مجموعات فعالة. استكشف التركيب، STA، تقليل الطاقة، التحقق، والتدفق الكامل من RTL إلى التخطيط، واكتسب مهارات لإنشاء أجهزة رقمية موثوقة ومحسنة.
مزايا Elevify
طور مهاراتك
- تصميم RTL للمجموعات: كتابة وحدات حسابية نظيفة ومعلمة بأسلوب Verilog.
- تصميم المجموعات على مستوى البوابات: بناء وتحسين وتدقيق كتل المجموعة لـ1 بت و4 بت.
- تنفيذ منطق CMOS: ترجمة المجموعات إلى NAND/NOR، تحجيم الترانزستورات، تقليل الطاقة.
- STA والقيود: تطبيق SDC، قراءة تقارير التوقيت، إصلاح مسارات المجموعات الحرجة.
- رؤية كاملة لتدفق VLSI: من RTL إلى التخطيط مع DFT، CTS، التوجيه، والتوقيع النهائي.
الملخص المقترح
قبل البدء، يمكنك تغيير الفصول وعبء الدراسة. اختر الفصل الذي تريد البدء به. أضف أو احذف الفصول. زد أو قلل عبء الدورة.ماذا يقول طلابنا
الأسئلة الشائعة
من هي Elevify؟ كيف تعمل؟
هل الدورات تحتوي على شهادات؟
هل الدورات مجانية؟
ما هو عبء الدراسة في الدورة؟
كيف هي الدورات؟
كيف تعمل الدورات؟
ما هي مدة الدورات؟
ما هو سعر أو تكلفة الدورات؟
ما هي الدورات الإلكترونية أو الدورات عبر الإنترنت وكيف تعمل؟
دورة PDF
